JUL 2 1 2003 6 PRADE MINISTER P2000,0344

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, Alexandria, VA 22313

20231.

By: () ()

Date: July 16, 2003

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant

Robert Kaiser et al.

Appl. No.

10/600,911

Filed

June 20, 2003

Title

Circuit Configuration for Driving a Programmable Link

CLAIM FOR PRIORITY

Hon. Commissioner for Patents, Alexandria, VA 22313-1450 Sir:

Claim is hereby made for a right of priority under Title 35, U.S. Code, Section 119, based upon the German Patent Application 100 63 684.5 filed December 20, 2000.

A certified copy of the above-mentioned foreign patent application is being submitted herewith.

Respectfully submitted,

GREGORY (. MAYBACK

REG. NO. 40,716

Date: July 16, 2003

Lerner and Greenberg, P.A. Post Office Box 2480 Hollywood, FL 33022-2480

Tel: (954) 925-1100

Fax:

(954) 925-1101

/mjb

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

100 63 684.5

Anmeldetag:

20. Dezember 2000

Anmeider/Inhaber:

Infineon Technologies AG,

München/DE

Bezeichnung:

Schaltungsanordnung zur Ansteuerung

einer programmierbaren Verbindung

IPC:

G 11 C, H 01 L

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 05. Juni 2003 Deutsches Patent- und Markenamt

Der Präsident
// Im Auftrag

Weihmeyr

Beschreibung

Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung

5

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung sowie deren Verwendung in einem Speicherchip.

•

15

10

In Speicherchips, beispielsweise SD-RAMs (Synchronous Dynamic Random Access Memory), welche beispielsweise einen Speicherplatz von 256 Megabyte aufweisen, sind üblicherweise zur Bereitstellung einer Redundanz Ersatz-Speicherzellen vorgesehen, welche fertigungsbedingte Ausfälle einzelner Speicherzellen ausgleichen können. Hierzu sind programmierbare Verbindungen, die auch als Fuses bezeichnet werden, vorgesehen, mit denen ein Ersetzen von defekten Speicherzellen mit Ersatzzellen ermöglicht ist. Beispielsweise bei 256 MegaByte-RAMs können einige tausend Fuses vorgesehen sein.

20

Die Fuses können in bekannter Weise entweder mit einem Energieimpuls in Form eines Lasers oder durch einen elektrischen Impuls, beispielsweise einen Spannungs- oder einen Stromimpuls, dauerhaft umgeschaltet werden. Dabei unterscheidet man die sogenannten Fuses, welche mit dem beschriebenen Energieimpuls von einem leitenden (niederohmigen) in einen nichtleitenden (hochohmigen) Zustand versetzt werden können, und Antifuses, welche durch Beaufschlagen mit einem Energieimpuls von einem nichtleitenden in einen leitenden Zustand gebracht werden können.

30

35

Das sogenannte Aktivieren, Brennen oder Schießen von Fuses, welches ein einmaliger Vorgang ist, mit dem die Fuse dauerhaft von einem niederohmigen in einen hochohmigen oder von einem hochohmigen in einen niederohmigen Zustand gebracht wird, erfolgt bisher üblicherweise mittels Laser vor einem Vergießen des Speicherchips. Damit ist jedoch der Nachteil

verbunden, daß keine Reparatur defekter Speicherzellen nach Vergießen des Chips mehr möglich ist.

Weiterhin ist es üblich, die Speicherzellen einer ganzen Wortleitung in einem Speicherchip zu ersetzen, wünschenswert ist jedoch das Ersetzen einzelner Adressen von Speicherzellen, das sogenannte Single Address Repair.

Bei einem Brennen von Fuses mittels Strom- oder Spannungsimpulsen, welches prinzipiell auch nach Vergießen eines Chips möglich ist, tritt jedoch das Problem auf, daß das gleichzeitige Brennen oder Schießen mehrerer Fuses eine unzulässig hohe Stromaufnahme der Schaltung mit sich bringt.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung anzugeben, welche eine Reparatur von defekten Speicherzellen in einem elektronischen Massenspeicher auch nach einem Vergießen ermöglicht und bei der keine unzulässig hohe Stromaufnahme auftritt.

Erfindungsgemäß wird die Aufgabe gelöst mit einer Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung, aufweisend

- die mit einem Energieimpuls bezüglich ihres Leitzustands programmierbare Verbindung,
- eine Ansteuerschaltung zur Bereitstellung des Energieimpulses an ihrem Ausgang, der mit der programmierbaren Verbindung gekoppelt ist, in Abhängigkeit von eingangsseitig anliegenden Signalen und
- ein Schieberegister mit zumindest einer Registerzelle zum Speichern eines Aktiviersignals, welche mit einem Aktiviereingang der Ansteuerschaltung zu deren Aktivierung in Abhängigkeit vom Speicherinhalt der Registerzelle gekoppelt ist.

10

15

20

30

Die programmierbaren Verbindung kann als Fuse oder als Antifuse ausgebildet sein.

Die Registerzelle des Schieberegisters kann an ihrem Ausgang an einen Eingang einer weiteren Schieberegisterzelle einer weiteren Schaltungsanordnung, wie oben beschrieben, angeschlossen sein. Dabei kann eine Registerkette gebildet sein, wobei jeder Registerzelle eine programmierbare Verbindung zugeordnet sein kann. An den Eingang einer ersten Registerzelle in der Schieberegisterkette kann ein Bitmuster-Generator angeschlossen sein. Dieser ermöglicht es, je nach maximal zulässigem Strom zum Brennen der programmierbaren Verbindungen, beispielsweise eine oder mehrere Einsen taktgesteuert nacheinander durch die Registerkette schieben. Ist während einer Taktphase eine 1 in einer Registerzelle gespeichert, so ist die zugehörige Ansteuerschaltung aktiviert, so daß in diesem Fall beispielsweise in Abhängigkeit eines Datensignals die programmierbare Verbindung gebrannt werden kann.

Eine Adresse zum Adressieren einer Speicherzelle, die fehlerhalft sein kann, in einem Speicherchip, kann mehrere Bit, beispielsweise 25 Bit Speicherbedarf haben. Die beschriebene Schaltungsanordnung ist vorzugsweise zum Speichern eines einzelnen Bits ausgelegt. Dabei kann dieses Bit vorteilhafterweise sowohl im flüchtigen Speicher schnell abgelegt werden als auch dauerhaft mittels der programmierbaren Verbindung gespeichert werden. Um eine vollständige Adresse, wie oben beschrieben mit 25 Bit, ablegen zu können, können 25 der beschriebenen Schaltungsanordnungen vorgesehen sein. Die Schieberegister der einzelnen Schaltungsanordnungen können dabei wie bereits beschrieben zu einer Schieberegisterkette miteinander verbunden sein. Somit ist ein einfaches Umprogrammieren defekter Speicherzellen und deren Ersetzen durch redundante, intakte Speicherzellen ermöglicht.

Mit der beschriebenen Schaltungsanordnung ist ein Brennen von programmierbaren Verbindungen, beispielsweise in SD-RAMS,



10

25

20

35

10

20

30

35

auch nach einem Vergießen eines Halbleiterplättchens, welches eine Vielzahl von Speicherzellen aufweist, möglich. Zudem kann in einfacher Weise ein Überschreiten eines maximal zulässigen Stromes beim Brennen der programmierbaren Verbindungen verhindert werden. Mittels des Schieberegisters können auch gezielt einzelne programmierbare Verbindungen oder Fuses geschossen oder gebrannt werden, beispielsweise nach einem Fehlschlagen eines ersten Versuches, indem gezielt eine logische 1 in die gewünschte, der betreffenden programmierbaren Verbindung zugeordneten Registerzelle geschoben wird.

Der Brennvorgang selbst kann beispielsweise durch Anlegen einer Brennspannung an alle Ansteuerschaltungen, welche je einer Registerzelle und je einer programmierbaren Verbindung zugeordnet sein können, erfolgen.

In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist ein flüchtiger Speicher mit einer Speicherzelle vorgesehen, die mit einem Dateneingang der Ansteuerschaltung gekoppelt ist zum dauerhaften Speichern des Speicherinhalts der Speicherzelle des flüchtigen Speichers mittels der programmierbaren Verbindung.

Beispielsweise zum Speichern eines Bits einer Adressinformation einer defekten Speicherzelle im SD-RAM kann die Speicherzelle im flüchtigen Speicher vorgesehen sein. Die programmierbare Verbindung kann bei Anlegen beispielsweise einer Brennspannung nur dann gebrannt oder geschossen, wenn sowohl eine 1 in der Speicherzelle des flüchtigen Speichers gespeichert ist, als auch eine 1 in der Registerzelle des Schieberegisters gespeichert ist. Hierfür kann beispielsweise die Ansteuerschaltung einen Dateneingang haben, der mit der Speicherzelle des flüchtigen Speichers verbunden ist und einen Aktiviereingang haben, der mit der Registerzelle des Schieberegisters verbunden ist. Zudem ermöglicht das Speichern fehlerhafter Speicheradressen im flüchtigen Speicher eine Korrektur oder Reparatur defekter Speicherzellen im SD-RAM in

10

20

30

35

Echtzeit, denn beispielsweise bei einer Taktrate von 100 MHz, das heißt bei einer Periodendauer von 10 Nanosekunden, ist es nicht möglich, eine programmierbare Verbindung zu brennen.

Weiterhin kann der flüchtige Speicher auch mit der programmierbaren Verbindung zum Auslesen der programmierbaren Verbindung verbunden sein, so daß beispielsweise die Information, ob die programmierbare Verbindung gebrannt oder noch nicht gebrannt ist, als logische 0 oder logische 1 in den flüchtigen Speicher, genauer dessen Speicherzelle, übertragbar ist.

In weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die programmierbare Verbindung als Antifuse ausgebildet, die bei Beaufschlagen mit dem Energieimpuls von einem nichtleitenden in einen leitenden Zustand dauerhaft wechselt. Beispielsweise können zwei Elektroden vorgesehen sein, welche über ein Dielektrikum miteinander gekoppelt sind, welches zunächst isolierend wirkt, so daß die Elektroden hochohmig miteinander verbunden sind. Wird jedoch ein Energieimpuls, beispielsweise eine Spannung von beispielsweise 6 Volt über den Elektroden der Antifuse angelegt, so bricht das Dielektrikum durch und es ergibt sich eine dauerhaft niederohmige Verbindung zwischen den beiden Elektroden, das heißt zwischen zwei Anschlüssen der Antifuse. Alternativ kann die programmierbare Verbindung auch als Fuse ausgebildet sein.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung umfaßt die Ansteuerschaltung einen Brenntransistor, dessen Steuereingang mit Aktivier- und Dateneingang verbunden ist und der in Abhängigkeit von an Steuer- und Dateneingang anliegenden Signalen einen Anschluß seiner gesteuerten Strecke, an dem eine Brennspannung zuführbar ist, niederohmig mit einem weiteren Anschluß einer gesteuerten Strekke verbindet, der mit der programmierbaren Verbindung gekoppelt ist, verbindet. Mit dem Brenntransistor ist das Ansteu-

10

20

30

ern und Brennen der programmierbaren Verbindung mittels eines Spannungsimpulses in einfacher Weise ermöglicht.

In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung ist eingangsseitig am Brenntransistor eine Schaltung zur Pegelerhöhung vorgesehen. Die Schaltung zur Pegelerhöhung kann beispielsweise an einen Steuereingang sowie an einen ersten Lastanschluß des Brenntransistors angeschlossen sein. An einem Lastanschluß des Brenntransistors kann gegen einen Versorgungsspannungsanschluß die programmierbare Verbindung angeschlossen sein. Die Schaltung zur Pegelerhöhung setzt logische Pegel von der Schaltung zur Pegelerhöhung zuführbaren Eingangssignalen in einen höheren logischen Pegel am Ausgang der Schaltung zur Pegelerhöhung um. Hierdurch kann sichergestellt sein, daß am Steuereingang des Brenntransistors ein ausreichend hoher Pegel bereitsteht, um ein sicheres Abschalten desselben zu gewährleisten, auch dann, wenn der Brenntransistor eine verhältnismäßig hohe Brennspannung schaltet. Der Eingangspegel an der Schaltung zur Pegelerhöhung liegt beispielsweise in einem Bereich von 0 Volt bis 2,5 Volt. Ausgangsseitig an der Schaltung zur Pegelerhöhung ist dann beispielsweise ein verschobener logischer Pegel in einem Bereich von 0 Volt bis 4 Volt bereitgestellt. Hierdurch ist gewährleistet, daß ein an den Ausgang der Schaltung zur Pegelerhöhung mit seinem Steuereingang angeschlossener Brenntransistor auch eine hohe Brennspannung von beispielsweise 4 Volt sicher abschalten kann.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung weist die Ansteuerschaltung eine UND-Logikschaltung auf, welche Aktivier- und Dateneingang verknüpft und ausgangsseitig mit der programmierbaren Verbindung gekoppelt ist.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung umfaßt das Schieberegister einen ersten mit einem ersten Taktsignal steuerbaren Schalter, der einen Eingang des Schieberegisters mit einem Eingang der Registerzelle koppelt, und einen zweiten, mit einem zweiten Taktsignal steuerbaren Schalter, der einen Ausgang der Registerzelle mit einem Ausgang des Schieberegisters koppelt.

5

10

Mit erstem und zweitem Taktsignal können beispielsweise logische Einsen nacheinander durch mehrere Registerzellen seriell zusammengeschalteter Schieberegister geschoben werden, wobei jedes Schieberegister je einer Ansteuerschaltung je einer programmierbaren Verbindung zugeordnet sein kann.

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die Schaltungsanordnung in CMOS-Schaltungstechnik aufgebaut.

ذ

In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist diese in einem SD-RAM-Chip vorgesehen.

Beispielsweise in einem 256 Megabyte-SD-RAM können 10.000 beschriebene Schaltungsanordnungen vorgesehen sein. Die jeweils
vorgesehenen Registerzellen können beispielsweise alle hintereinander geschaltet sein, oder es können mehrere, parallel
geschaltete Stränge vorgesehen sein, welche jeweils eine
Vielzahl seriell hintereinander geschalteter Registerzellen

25 aufweisen.

Weitere Einzelheiten der Erfindung sind in den Unteransprüchen angegeben.

30 Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnung näher erläutert.

Es zeigt:

Die Figur ein Ausführungsbeispiel der Erfindung anhand eines vereinfachtes Schaltbilds.

35

Die Figur zeigt eine als Antifuse ausgebildete programmierbare Verbindung 1, welche mit einem Anschluß an einen Versorgungsspannungsanschluß 16 und mit einem weiteren Anschluß an eine Ansteuerschaltung 2 angeschlossen ist. Die Ansteuerschaltung 2 ist zur Zuführung eines Aktiviersignals B, B' mit einem Schieberegister 3 verbunden. Weiterhin ist ein flüchtiger Speicher 4 vorgesehen, der zum einen zum Auslesen des Zustandes der Antifuse 1 mit dem weiteren Anschluß derselben verbunden ist und zum anderen zur Zuführung eines Datensignals A, A' an einen Dateneingang 11, 12 mit der Ansteuerschaltung 2 verbunden ist.

Die Ansteuerschaltung 2 umfaßt eine UND-Logikschaltung 7, welche Datensignal A, A' und Aktiviersignal B, B' in einer logischen UND-Verknüpfung miteinander verknüpft. Hierfür sind zwei parallelgeschaltete NMOS-Transistoren N1, N2 vorgesehen, von denen ein erster NMOS-Transistor N1 einen Steuereingang aufweist, der an einen Dateneingang 11 angeschlossen ist und ein zweiter NMOS-Transistor N2 einen Steuereingang aufweist, der zur Zuführung des Aktiviersignals B einen Aktiviereingang 20 14 aufweist. Weiterhin sind zur Zuführung jeweils komplementärer oder inverser Daten- und Aktiviersignale A', B' weitere NMOS-Transistoren N3, N4 in der UND-Logikschaltung 7 vorgesehen, welche mit ihren gesteuerten Strecken in Serie geschaltet sind, und von denen ein erster NMOS-Transistor N3 einen 25 Steuereingang aufweist, der an einen Dateneingang 12 angeschlossen ist zur Zuführung des komplementären Datensignals A' und ein zweiter NMOS-Transistor N4 einen Steuereingang aufweist, der mit einem Aktiviereingang 13 zur Zuführung eines komplementären Aktiviersignals B' angeschlossen ist. 30

Die NMOS-Transistoren N1, N3 mit dem Dateneingang 11, 12 sind zugleich Teil einer Schaltung zur Pegelerhöhung, welche steuerseitig an den Brenntransistor 6 angeschlossen ist. Die Schaltung zur Pegelerhöhung, welche Teil der Ansteuerschaltung 2 ist, weist zwei kreuzgekoppelte PMOS-Transistoren P1, P2 auf, welche über weitere NMOS-Transistoren N5, N6 mit der

10

Und-Logikschaltung 7 verbunden sind. Ausgangsseitig an der Schaltung zur Pegelerhöhung P1, P2, N5, N6 ist ein als PMOS-Transistor ausgeführter Brenntransistor 6 angeschlossen, der mit einem Lastanschluß mit der Antifuse 1 sowie mit dem flüchtigen Speicher 4 zum Auslesen des Zustands der Antifuse 1 verbunden ist.

Der flüchtige Speicher 4 umfaßt eine Speicherzelle 5, welche aus zwei miteinander verbundenen Invertern I1; P3, N7 gebildet ist. Dabei ist ein erster Inverter I1 vorgesehen, an dessen Eingang das Datensignal A ableitbar ist und an dessen Ausgang ein komplementäres oder inverses Datensignal A' ableitbar ist. Ein PMOS-Transistor P3 sowie ein NMOS-Transistor N7, deren Steuereingänge miteinander und mit dem Ausgang des ersten Inverters I1 verbunden sind, bilden den zweiten Inverter, dessen Ausgang mit dem Eingang des ersten Inverters I1 verbunden ist. Die Inverter I1 sowie P3, N7 bilden somit als Speicherzelle ein rückgekoppeltes Latch mit Selbsthaltung.

20 An der Speicherzelle 5 sind zum Zweck des Auslesens des aktuellen Zustands der Antifuse 1 Hilfseingänge 19, 20, 21 vorgesehen. Zunächst wird mit Hilfseingang 19 und einem daran mit seinem Steuereingang angeschlossenen PMOS-Transistor P4 zum Auslesen des Zustands der Antifuse 1 eine logische 1 in die Speicherzelle 5 geschrieben und dort selbst gehalten. An-25 schließend wird mit Hilfseingängen 20, 21, die zueinander komplementäre CMOS-Transistoren P5, N8 der Speicherzelle 5 ansteuern, ein Tristate-Zustand in der Speicherzelle 5 gebildet, welcher die Speicherzelle 5, insbesondere den Inverter P3, N7 hochohmig mit den Versorgungsspannungsanschlüssen 15, 30 16 verbindet. Zugleich wird ein ebenfalls an Hilfseingang 21 zu seiner Steuerung angeschlossener NMOS-Transistor N9, welcher zwischen einem Anschluß der Antifuse 1 und einem Eingang der Speicherzelle 5 angeschlossen ist, geöffnet. Hierdurch ist bewirkt, daß der Schaltungsknoten am Eingang des ersten 35 Inverters I1 in der Speicherzelle 5 hochohmig bleibt, wenn die Antifuse 1 ebenfalls hochohmig ist, und in einen niede-

15

25

30

rohmigen Zustand übergeht, wenn die als Antifuse ausgebildete Antifuse 1 niederohmig, das heißt bereits geschossen ist. Im letzteren Fall entlädt sich der Eingangsknoten des ersten Inverters I1, welcher das Datensignal A bereitstellt, über Transistor N9 und die in diesem Fall leitende Antifuse 1. Sobald der Zustand der Antifuse 1, das heißt, ob die Antifuse niederohmig leitend oder hochohmig ist, als logische 0 oder 1 in die Speicherzelle 5 ausgelesen ist, werden die hierfür an den Hilfseingängen 20, 21 angelegten Signale entfernt und die Speicherzelle 5 geht wieder in Selbsthaltung über. Mit einem Inverter I2, welcher an den Ausgang des ersten Inverters I1 mit seinem Eingang angeschlossen ist, kann das Datensignal A beziehungsweise das inverse Datensignal A' an einem Ausgang 22 aus Speicherzelle 5 ausgelesen werden. Weiterhin ist die Speicherzelle 5 mit einem Adresseingang ADDR gekoppelt, der eingangsseitig an drei hintereinandergeschalteten Invertern 17, 18, 19 angeschlossen ist. Zur Kopplung des Adresseingangs ADDR mit der Speicherzelle 5 sind weiterhin zwei Paare von NMOS-Transistoren N9, N10; N11, N12 vorgesehen, deren Steuer-20 eingange mit einem Strobe-Eingang STR und mit einem Pointer-Eingang PTR verbunden. Mit Strobe- und Pointer-Signalen auf den Auswahlleitungen Strobe STR, Pointer PTR kann ein Bit einer Adresse einer Speicherzelle beispielsweise eines SD-RAMs in die Speicherzelle 5 geschrieben werden, wobei die Speicherzelle im SD-RAM, auf die die Adresse zeigt, von der ein Bit am Eingang ADDR zuführbar ist, fehlerhaft sein kann. Ist die Adresse fehlerhaft, so kann mit Auswahlleitungen Strobe, Pointer STR, PTR, welche hierzu aktivierbar sind, das am Adress-Eingang ADDR anliegende Bit der betreffenden fehlerhaften Speicherzellenadresse in die Speicherzelle 5 geschrieben werden.

Mit Speicherzelle 5 kann jedoch, da diese lediglich einen flüchtigen Speicher bildet, keine dauerhafte Speicherung des 35 Bits der Adresse der fehlerhaften Speicherzelle ermöglicht sein. Deshalb ist mit der beschriebenen Ansteuerschaltung 2 das Auslesen der Speicherzelle 5, das heißt des Datensignals

11 UND-Steuerlogik 7 Bowie-
11 UND-Steuerlogik 7 Bowie-
12 UND-Steuerlogik 7 Bowie-
Ar über die bereits beschrieben und anaren acenan narnme mit dem

Ar über die bereits dea anaren acenan narnme mit dem

Ar Ar über die bereits dea anaren acenan narnme mit dem

Ar Ar über die bereits dea anaren acenan narnme mit dem A. A. uber die bereits beschrieben und-steuerlogik nie mm-romi
das dauerhafte speichern der Antifue 1 mörlich nie mm-romi
das dauerhafte speichern der Antifue 1 das dauernarte speicnern des ausgelesenen Datums mit dem Die UND-Logikdas dauernarte speicnern der Antifuse 1 möglich.

Brenntransistor 6 in der dahei das natanainnal h P2000, 0344 DE Brenntransistor 6 in der Antituse i mogilich. Die UND-Logikmit einem das Datensignal A. A. mit einem wird
schaltung 7 verknüpft dabei ner imm-verknünfung
schaltung 7 verknüpft a. in einer imm-verknünfung schaltung 7 verknüpft dabei das Datensignal A. A. mit einem Folglich wird anwchi ang 7 verknüpft dabei das Datensignal A. Rolglich wird wenn anwchi and reachnagen. wenn anwchi aktiviersignal B. anr dann gehrannt oder geschoagen. Aktiviersignal B. B. in einer UND-Verknüpfung. Folglich sowohl auch oder geschossen, als auch der Antifuse 1 nur dann gebrannt oder geschossen, als auch die Antifuse 1 nur eine 1 orieche 1 gesche 1 ges die Antifuse 1 nur dann gebrannt oder geschoßsen, als auch 1 gespeichert ist, durch 2 gespeichert ist, durch 1 gespeichert ist, durch 1 gespeichert in speicherzelle 5 eine nann 13 14 eine 1 naische 1 durch 2 in speicherzelle 5 eine am aktiviere innann 13 14 eine 1 naische 1 mie 3 ta 1 ich am aktiviere innann 13 14 eine 1 naische 1 mie 3 ta 1 ich am aktiviere innann 13 14 eine 1 naische 1 mie 3 ta 1 ich am aktiviere innann 13 14 eine 1 naische 1 mie 3 ta 1 ich am aktiviere innann 13 14 eine 1 naische 1 mie 3 ta 1 ich am aktiviere innann 13 14 eine 1 naische 1 mie 1 naische 1 naische 1 mie 1 naische 1 Zusatzlich am Aktiviereingang 13, 14 eine logische 1 durch ist das Aktiviersignal B. der Antifice 1 demäß Auefihrungeheit das Aktiviersignal der Antifice 1 demäß Aktiviersignal B. der Antifice 1 demäß Aktiviersignal dem Aktiviersignal der Antifice 1 demäß Aktiviersignal dem Aktiviersignal das Aktiviersignal B. B. bereitgestellt ist. Schließlich ist an den die für einen Brennvorgang der Antifuse ine krennenannung Can den für einen arforderlich für einen Brennvorgang der Antituse i gemas Ausrunrungsbeigen gemas Ausrunrung gemas Ausrunrungsbeigen gemas Ausrunrung gemas Ausrunrunrung gemas Ausrunrunrung gemas Ausrunrunrung gemas Ausrunrunrung gemas Ausrunrunru spiel noch erforderlich, das eine Brennspannung c an den die eine Brennspannung bildenden pMOSbereits beschriebene pegelerhöhungsschaltung bildenden fan ient
bereits beschriebene pn anwie am Arenntransistor fan ient bereits beschriebene pegelernöhungsschaltung bildenden propertiebene prope Das Aktviersignal B. B. kann nun gemäß der vorliegenden gregenden gemäß der Registerzelle g be 5 Das Aktviersignal B. Kann nun gemäß der vorliegenden ErThe state of the second secon Ilnaung mit dem Schieberegister 3 in der Registerzelle 9 per ni 1 der Regi reit gestellt sein, welche ebentalls zwei gegengekoppelte inwelche ebentalls zwei gegengekoppelte inwelche ebentalls zwei gegengekoppelte inwelche ebentalls zwei gegengekoppelte
welche eine selbsthalteschaltung bilwelche ebentalls zwei gegengekoppelte
sein zwei gegengekoppelte
welche ebentalls zwei gegengekoppelte
welche eine sowie am Ausgang der Rewelche eine sowie am Ausgang der Rewelche ebentalls zwei gegengekoppelte
welche eine sowie am Ausgang der Rewelche sowie am Ausgang der Rewelc verter 13. 14 autweist, welche eine selbsthalteschaltung bilwelche eine selbsthalteschaltung der Rewelche eine sowie am Ausgang der Registerzelle 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein als DMCG-Transfergate 9, sowie am Ausgang der Reden. Am Eingang der Teweila ein ausgang der Reden. Am Eingang der Teweila ein ausgang der Reden. Am Eingang de den. Am Eingang der Registerzelle 9, sowie am Ausgang der Registerzell 20 glsterzeite gist Jeweils ein als PMOS Transtergate ausgewährend der maktainna
Während der maktainna
Während anne ersten maktainna
führter Schalter 8, achalter 8 mit einem ersten
führter anneschingsene schalter runrter schalter 8, 10 angeschlossen. Wahrend der eingangsseitig angeschlossene jar kann der aueranregeirin angenräne
seitig angeschlossene jar Seltig angeschlossene Schalter & mit einem ersten Taktsignal wel
Cul ansteuerbar ist, kann raktsignal Cul. Cul.

Te schalter in mit einem zweiten raktsignal Cul. CL1, CL1, anstenerpar ist, kann der ausgangsseltig angeorane.

CL1, werden ihr andeatenert werden ihr andeatenert werden ihr andeatenert te Schalter in anfihrhar iat andeatenert te Schalter andeatenert in anfihrhar iat andeatenert werden in an antite schalter 10 mit einem zweiten Taktsignal CL2' werden. cher angesteuert angesteuert der sneicher den kingang der sneicher ches dem Schalter N13. welcher den kingang der sneicher einen NMOS-Transistor cnes dem Schalter 10 zutumrbar 1st, angesteuert werden. Uper einen NWOS-Transistor N13, welcher den Eingang 16 verhinder einen NWOS-Transistor Nammaganannungganannun elnen NMOS-Translstor NI3, welcher den kingang der spelcher, welcher den kingang der verbindet, andezelle 9 mit einem versorgungsspannungsanschluß 16 verbindet, andezelle 9 mit einem versorgungsspannungsanschluß 2000-Rickser, Rickser, Rickser Zelle 9 mit einem versorgungsspannungsanschlus 16 verblad und der selverseitig an eneicherinhalt. der Redisterzelle und der steuerseitig an einen Rucksetz-Elngang Registerzelle g und der steuerseitig an einen Rucksetz-Elngang Registerzelle g und der Registerzelle g und der steuerseitig an einen Rucksetz-Elngang Registerzelle g und der Registerzelle g und der steuerseitig an einen Rucksetz-Elngang Registerzelle g und der steuerseitig an einen Rucksetz-Elngang Registerzelle g und der steuerseitig an einen Rucksetz-Elngang Resis ange-BCNIOSSEN 18t, werden. Canalter in nachmaanhaitet weiet. Aas zurückgesetzt werden. Canalter in nachmaanhaitet waiet. Aas aurückgesetzt werden. Zuruckgesetzt werden. Ausgangsseltig an Registerzelle das auf an Ausgangsseltig an Registerzelle das auf dem ausgangsseltigen schalter 10 nachgeschaltet rung auf dem ausgangsseltigen weitere celhernalteenhaltung auf dem ausgangsseltigen weitere celhernalteenhaltung auf dem ausgangsseltigen weitere celhernalteenhaltung an ausgangsseltigen weitere celhernalteenhaltung auf dem ausgangsseltigen weitere celhernalteenhaltung auf dem ausgangsseltigen weitere celhernalteenhaltung auf dem ausgangsseltigen weitere celhernalteenhaltet weist das auf dem ausgangsseltigen dem ausgangsbereit dem dem ausgangsseltigen schieberegister 3 eine weitere selbsthaltes ran Invertern Trust gehieberegister abanfalle nemannevannelten Trust abanfalle nemannevannelten Trust gehieberegister abanfalle gehieberegister abanfalle gehieberegister abanfalle gehieberegister abanfalle gehieberegi Schleberegleter; ehre weltere Selbethalteschaltung auf 16 rearche and 200 pelten Invertern 19 des che mit zwei ebenfalls gegengekoppelten and den gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei einem 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei ebenfalls gehalter in mit einem Auerann 19 des che mit zwei einem 19 des che mit einem 19 des che mit zwei einem 19 des che mit einem 19 des cne mit zwei epentalis gegengekoppelten invertern 18 des
cne mit zwei und den schalter per Rinnang den schieheren
lisiert ist und zwenelt per Rinnang den schieheren
gehieherenistere Lisiert ist und den schalter 10 mit einem Ausgang 18 des

Ringang des Schieberegitigen gener kingang des eingangeseitigen gener zu einem kingang des eingangeseitigen gener grand des eingangeseitigen gener grand des eingangeseitigen gener grand des eingangeseitigen gener grand des schieberegisters an einen kingang des eingangeseitigen gener grand des eingangeseitigen gener grand des schieberegisters an einen kingang des schieberegisters grand des grand des schieberegisters grand des gran 25 Schieberegisters 3 Koppelt. Der Eingang des schleberegisters 3 Koppelt. Der Eingang des eingangsseitigen schalfar des eingangsseitigen schalfar des eingangsseitigen schalfar des eingang des eingangsseitigen schalfar des eingang des eingangsseitigen schalfar des eingangsseitigen schalfar des eingang des schalfar des eingangsseitigen schalfar des eingangsteitigen sc seers and ageschlossen ist, ist mit 17 bezeichnet.

Wie bereits beschrieben, werden Speicherzellen in SD-RAM-Chips, welche beispielsweise 256 Megabyte Speicherplatz haben können, über Adressen selektiert. Eine solche Adresse kann beispielsweise 25 Bit aufweisen. Zur Adressierung einer einzelnen Speicherzelle eines SD-RAM-Chips sind demnach 25 der in der Figur gezeigten Schaltungen, umfassend Antifuse 1, Ansteuerschaltung 2, flüchtiger Speicher 4 und Schieberegister 3 erforderlich. Um beim Brennen der Sicherungen 1 jedoch einen unzulässig hohen Stromfluß, welcher kurzzeitig pro Anti-10 fuse circa 1 mA betragen kann, zu vermeiden, können die einzelnen Ansteuerschaltungen 2 für die Sicherungen 1 mit Schieberegister 3 nacheinander oder teilweise gleichzeitig selektiert oder angesprochen werden. Hierfür können die mehreren Schieberegister 3 in einer Serienschaltung miteinander ver-15 bunden sein, wobei jeweils ein Eingang 17 einer Schieberegisterschaltung 3 mit einen Ausgang 18 einer anderen Schieberegisterschaltung 3 verbunden sein kann. Hierdurch ist eine Schieberegisterkette gebildet. Die miteinander über Schalter 20 8, 10 jeweils verbunden Registerzellen 9 können auch als ein Register aufgefaßt werden. Am Eingang der ersten Registerzelle kann ein Bitmuster-Generator angeschlossen sein (nicht eingezeichnet). Darf lediglich eine Antifuse gleichzeitig gebrannt werden, so ist mit dem Bitmuster-Generator am Eingang der Schieberegisterkette eine Bitfolge bereitstellbar, welche 25 lediglich eine logische 1 aufweist und mit Nullen aufgefüllt wird. Diese logische 1 wird nun nacheinander durch alle Registerzellen 9 des Schieberegisters geschoben, so daß jeweils mit dem jeweiligen Aktiviersignal B nur eine Ansteuerschaltung 2 zur Zeit aktiviert ist. Zur Steuerung des Ablaufes 30 sind die Taktsignale CL1, CL1' und CL2, CL2' vorgesehen. Können mehrere Sicherungen 1 gleichzeitig gebrannt werden, so können mit Schieberegister 3 selbstverständlich auch mehrere, unmittelbar aufeinander folgende Einsen oder in einem einstellbaren Abstand durch Nullen beabstandete Einsen durch die 35 Schieberegisterkette geschoben werden.

15

Die beschriebene Schaltungsanordnung ermöglicht mit dem schnellen, flüchtigen Speicher 4 eine Korrektur fehlerhafter Speicherzellen in einem Massenspeicherchip in Echtzeit. Beispielsweise vor einem Ausschalten des Massenspeicherchip können die jeweiligen Adressen der fehlerhaften Speicherzellen dauerhaft geschrieben werden, wofür die Ansteuerschaltungen 2 und die Antifuse 1 vorgesehen sind. Somit ist ein Brennen von Sicherungen 1 zur dauerhaften Speicherung fehlerhafter Adressen, genauer Adressen fehlerhafter Speicherzellen, ermöglicht. Dieses ist auch nach Vergießen und Umhäusen des Massenspeicherchips noch möglich, da die Antifuse 1 elektrisch ansteuerbar ist. Schließlich bietet die Erfindung den Vorteil, daß nicht nur ein unzulässig hoher Brennstrom durch gleichzeitiges Brennen zu vieler Sicherungen auftreten kann, sondern daß zudem durch beliebig generierbare und durch die Registerzellen 9 schiebbare Bitmuster eine beliebige Anzahl Sicherungen 1 gleichzeitig sowie in beliebiger Reihenfolge gebrannt werden können.

Patentansprüche

- Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung (1), aufweisend
- 5 die mit einem Energieimpuls bezüglich ihres Leitzustands programmierbare Verbindung (1),
 - eine Ansteuerschaltung (2) zur Bereitstellung des Energieimpulses an ihrem Ausgang, der mit der programmierbaren Verbindung (1) gekoppelt ist, in Abhängigkeit von eingangsseitig anliegenden Signalen (A, A', B, B') und
 - ein Schieberegister (3) mit zumindest einer Registerzelle (9) zum Speichern eines Aktiviersignals (B, B'), welche mit einem Aktiviereingang (13, 14) der Ansteuerschaltung zu deren Aktivierung in Abhängigkeit vom Speicherinhalt der Registerzelle (9) gekoppelt ist.
- Schaltungsanordnung nach Anspruch 1,
 d a d u r c h g e k e n n z e i c h n e t, daß
 eine flüchtige Speicherzelle (5) vorgesehen ist, die mit einem Dateneingang (11, 12) der Ansteuerschaltung zur Übermittlung eines Datensignals (A, A') gekoppelt ist zum dauerhaften
 Verändern des Leitzustands der programmierbaren Verbindung (1) in Abhängigkeit vom Speicherinhalt der flüchtigen
 Speicherzelle (5).

25

30

- 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die programmierbare Verbindung (1) als Antifuse ausgebildet ist, die bei Beaufschlagung mit dem Energieimpuls von einem nichtleitenden in einen leitenden Zustand dauerhaft wechselt.
- 4. Schaltungsanordnung nach Anspruch 2 oder 3,
 d a d u r c h g e k e n n z e i c h n e t, daß
 die Ansteuerschaltung (2) einen Brenntransistor (6) umfaßt,
 dessen Steuereingang mit Aktivier- und Dateneingang (11, 12,
 13, 14) gekoppelt ist und der in Abhängigkeit von an Steuerund Dateneingang (11, 12, 13, 14) anliegenden Signalen (A,

A', B, B') einen Anschluß seiner gesteuerten Strecke, an dem eine Brennspannung (C) zuführbar ist, niederohmig mit einem weiteren Anschluß seiner gesteuerten Strecke verbindet, der mit der programmierbaren Verbindung (1) gekoppelt ist.

5

5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß eingangsseitig am Brenntransistor (6) eine Schaltung zur Pegelerhöhung (P1, P2, N5, N6) vorgesehen ist.

- Schaltungsanordnung nach einem Ansprüche 1 bis 5,
 d a d u r c h g e k e n n z e i c h n e t, daß
 die Ansteuerschaltung (2) eine UND-Logikschaltung (7) aufweist, welche Aktivier- und Dateneingang (11, 12; 13, 14) in
 einer UND-Logik miteinander verknüpft und ausgangsseitig mit
 der programmierbaren Verbindung (1) zu deren Ansteuerung gekoppelt ist.
- 7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6,
 20 dad urch gekennzeichnet, mit einem ersten Taktsignal (CL1, CL1') steuerbaren Schalter (8) umfaßt, der einen
 Eingang (17) des Schieberegisters (3) mit einem Eingang der
 Registerzelle (9) koppelt, und einen zweiten mit einem zweiten Taktsignal (CL2, CL2') steuerbaren Schalter (10) umfaßt,
 der einen Ausgang der Registerzelle (9) mit einem Ausgang des
 Schieberegisters (18) koppelt.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
 d a d u r c h g e k e n n z e i c h n e t, daß
 die Schaltungsanordnung in CMOS-Schaltungstechnik aufgebaut ist.
- Verwendung zumindest einer Schaltungsanordnung nach ei nem der Ansprüche 1 bis 8,
 in einem Speicherchip.

Zusammenfassung-

Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung

5

10

15

Es ist eine Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung (1) angegeben, welche einer Ansteuerschaltung (2) zum Selektieren und Brennen der Fuse (1) aufweist sowie ein Schieberegister (3), mit dem der Ansteuerschaltung (2) ein Aktiviersignal (B, B') zuführbar ist. Zur Bereitstellung der zu brennenden Daten kann in einer bevorzugten Ausführungsform eine flüchtige Speicherzelle (5) vorgesehen sein. Die vorliegende Schaltungsanordnung ermöglicht ein Brennen von Fuses (1) und damit eine Reparatur defekter Speicherzellen in Massenspeichern auch nach einem Vergießen eines Chips, welcher den Massenspeicher aufweist. Zudem wird mit dem beschriebenen Schieberegister (3) wirksam verhindert, daß durch gleichzeitiges Brennen zu vieler Fuses (1) unzulässig hohe Ströme auftreten können.

20

Figur

Bezugszeichenliste

A, A'	Datensignal
B, B'	Aktiviersignal
С	Brennspannung
N1 bis N13	NMOS-Transistor
P1 bis P5	PMOS-Transistor
I1 bis I9	CMOS-Inverter
STR	Strobe-Eingang
PTR	Pointer-Eingang
ADDR	Adress-Eingang
RES	Rücksetz-Eingang
CL1, CL1'	Taktsignal
CL2, CL2'	Taktsignal
1	Programmierbare Verbindung
2	Ansteuerschaltung
3	Schieberegister
4	Flüchtiger Speicher
5	Speicherzelle
6	Brenntransistor
7	Und-Logikschaltung
8	Schalter
9	Registerzelle
10	Schalter
15	Versorgungsspannungsanschluß
16	Versorgungsspannungsanschluß
17 .	Eingang
18	Ausgang
19, 20, 21	Hilfseingang
22	Ausgang
11, 12	Dateneingang
13, 14	Aktiviereingang